JM プロジェクトは、主に Linux 関連のマニュアルページの日本語ページを翻訳・公開しています。
... プターで、 特定の SPU コンテキストを参照する。 そのコンテキストが物理 SPU に割り当てられると、 npc で渡された命令ポインター (instruction pointer) から実行が開始される。 SPU コードの実行は同期的 (synchronously) に行われる、つまり SPU が実行中は spu_run () は停 ... ndle_error(msg) \ do { perror(msg); exit(EXIT_FAILURE); } while (0) int main(void) { int context, fd, spu_status; uint32_t instruction, npc; context = spu_create("/spu/example-context", 0, 0755); if (context == -1) handle_error("spu_create"); /* write a 'st ... op 0x1234' instruction to the SPU's * local store memory */ instruction = 0x00001234; fd = open("/spu/example-context/mem", O_RDWR); if (fd == -1 ... ... の両方での使える副機能は以下の通り: ARCH_SET_CPUID (Linux 4.12 以降) Enable ( addr != 0 ) or disable ( addr == 0 ) the cpuid instruction for the calling thread. The instruction is enabled by default. If disabled, any execution of a cpuid instruction will inst ... ... されていない。 関連項目 cpuid (1) Intel Corporation, Intel 64 and IA-32 Architectures Software Developer's Manual Volume 2A: Instruction Set Reference, A-M, 3-180 CPUID reference. Intel Corporation, Intel Processor Identification and the CPUID Instruction, Ap ... ... thread. A signal may be thread-directed because it was generated as a consequence of executing a specific machine-language instruction that triggered a hardware exception (e.g., SIGSEGV for an invalid memory access, or SIGFPE for a math error), or because i ... hat is created on the stack. The saved information includes: + the program counter register (i.e., the address of the next instruction in the main program that should be executed when the signal handler returns); + architecture-specific register state requi ... ucts a frame for the signal handler on the stack. The kernel sets the program counter for the thread to point to the first instruction of the signal handler function, and configures the return address for that function to point to a piece of user-space code ... ... の範囲のユーザーアドレスに対応する 指定されたキャッシュをフラッシュする。 cache には以下のいずれかを指定する: ICACHE 命令 (instruction) キャッシュをフラッシュする。 DCACHE 変更があったキャッシュラインをメモリーに書き戻し、無効にする。 BCACHE (ICACHE|DCACHE) ... ... 動方法とカーネルへの引数の渡し方がある。 各種のアーキテクチャーの詳細を以下の 2 つの表にまとめる。 The first table lists the instruction used to transition to kernel mode (which might not be the fastest or best way to transition to the kernel, so you might ha ... tem call number, the register(s) used to return the system call result, and the register used to signal an error. Arch/ABI Instruction System Ret Ret Error 備考 call # val val2 alpha callsys v0 v0 a4 a3 1, 6 arc trap0 r8 r0 - - arm/OABI swi NR - r0 - - 2 ar ... ... 他のライブラリをリンクして動作を変更することはできない。 通常このインラインコードはスタックポインターを移動する 1 つの命令 (instruction) から構成されており、 スタックオーバーフローをチェックしない。 よって NULL エラーが返されることはない。 バグ スタックフレー ... ... the cache is N-way set associative. AT_L1D_CACHESIZE L1 データキャッシュのサイズ。 AT_L1I_CACHEGEOMETRY Geometry of the L1 instruction cache, encoded as for AT_L1D_CACHEGEOMETRY . AT_L1I_CACHESIZE L1 命令キャッシュのサイズ。 AT_L2_CACHEGEOMETRY Geometry of ... ... -mocs-frame-position -moptimize-arg-area -mserialize-volatile -mshort-data- num -msvr3 -msvr4 -mtrap-large-shift -muse-div-instruction -mversion-03.00 -mwarn-passed-structs RS6000 オプション -mfp-in-toc -mno-fop-in-toc RT オプション -mcall-lib-mul -mfp-arg- ... るいは適切に処理す るコードが埋め込まれます。デフォルトでは GCC は大きなビットシフトには 特別な対策を行いません。 -muse-div-instruction 非常に初期の 88K アーキテクチャのモデルは除算命令を持っていません。従っ て、GCC はデフォルトでは除算命令を生成しません。こ ... 定のチップに適したスケジュールが行われます。 コンパイラは、 -mips2 または -mips3 スイッチが使用されていない場合は、MIPS ISA (instruction set architecture) のレベル 1 に合致しないコードを生成することはありません。 -mips2 MIPS ISA のレベル 2 (branch likely 命令 ... ... int si_pkey; /* Protection key on PTE that caused fault (since Linux 4.6) */ void *si_call_addr; /* Address of system call instruction (since Linux 3.5) */ int si_syscall; /* Number of attempted system call (since Linux 3.5) */ unsigned int si_arch; /* Arch ... 日本語の文書やマニュアルを配布している個人/プロジェクトへのリンクです。